您現(xiàn)在的位置：首頁 > 檢測(cè)項(xiàng)目 > 其他檢測(cè)

裸芯片測(cè)試

1對(duì)1客服專屬服務(wù)，免費(fèi)制定檢測(cè)方案，15分鐘極速響應(yīng)

可選形式：電子報(bào)告紙質(zhì)報(bào)告

可選語言：中文報(bào)告英文報(bào)告

發(fā)布時(shí)間：2025-07-25 08:49:03 更新時(shí)間：2025-07-25 00:32:31

點(diǎn)擊：0

作者：中科光析科學(xué)技術(shù)研究所檢測(cè)中心

裸芯片測(cè)試（Bare Die Testing）是指在集成電路封裝前，對(duì)切割分離后的單個(gè)裸芯片進(jìn)行的電氣性能和功能驗(yàn)證。這是半導(dǎo)體制造流程中至關(guān)重要的質(zhì)量控制環(huán)節(jié)，直接剔除有缺陷的芯片，避免不良品進(jìn)入后續(xù)昂貴的封裝階段，有效降低成本并確保最終產(chǎn)品的良率和可靠性。裸芯片測(cè)試的重點(diǎn)檢測(cè)項(xiàng)目涵蓋多個(gè)層面：

一、核心電性能測(cè)試

DC參數(shù)測(cè)試：
- 目的： 驗(yàn)證芯片在靜態(tài)（直流）條件下的基本電氣特性是否符合規(guī)格。
- 關(guān)鍵項(xiàng)目：
  - 電源電流測(cè)試： 測(cè)量芯片在各種靜態(tài)工作模式（如待機(jī)、休眠、全功能開啟）下的電流消耗 (IDD, ICC)，識(shí)別短路、漏電或功耗異常。
  - 輸入/輸出引腳特性：
    - 輸入漏電流 (IIL, IIH): 測(cè)量輸入引腳在施加低電平(VIL)或高電平(VIH)電壓時(shí)的漏電流大小，判斷輸入緩沖器性能。
    - 輸出驅(qū)動(dòng)能力 (VOL, VOH, IOL, IOH): 測(cè)量輸出引腳在驅(qū)動(dòng)規(guī)定負(fù)載電流 (IOL, IOH) 時(shí)的輸出電壓 (VOL, VOH)，確保其能正確驅(qū)動(dòng)負(fù)載。
    - 輸出漏電流 (IOZL, IOZH): 測(cè)量輸出引腳處于高阻態(tài) (Z) 時(shí)的漏電流。
  - 內(nèi)部節(jié)點(diǎn)電壓： 驗(yàn)證關(guān)鍵內(nèi)部節(jié)點(diǎn)（如基準(zhǔn)電壓源 VREF、內(nèi)部電源軌）的電壓值是否在允許范圍內(nèi)。
  - 導(dǎo)通電阻 (RON): 對(duì)于功率器件或模擬開關(guān)，測(cè)量其導(dǎo)通狀態(tài)下的電阻值。
AC參數(shù)測(cè)試：
- 目的： 驗(yàn)證芯片在動(dòng)態(tài)（交流）條件下的開關(guān)速度和時(shí)序特性。
- 關(guān)鍵項(xiàng)目：
  - 傳輸延遲 (TPD, TPHL, TPLH): 測(cè)量信號(hào)從輸入引腳變化到引起輸出引腳響應(yīng)所需的時(shí)間（包括上升和下降延遲）。
  - 建立時(shí)間 (TSU) 和保持時(shí)間 (TH): 驗(yàn)證時(shí)鐘信號(hào)與數(shù)據(jù)信號(hào)之間的時(shí)序關(guān)系，確保數(shù)據(jù)在時(shí)鐘有效邊沿被正確捕獲（尤其對(duì)存儲(chǔ)單元、寄存器）。
  - 時(shí)鐘頻率 (FMAX): 確定芯片在滿足所有時(shí)序約束下能穩(wěn)定工作的最高時(shí)鐘頻率。
  - 脈沖寬度、上升時(shí)間(TR)、下降時(shí)間(TF)： 驗(yàn)證時(shí)鐘信號(hào)或控制信號(hào)的波形質(zhì)量是否符合要求。
  - 訪問時(shí)間 (TACC): 對(duì)于存儲(chǔ)器類芯片，測(cè)量從地址有效到數(shù)據(jù)輸出穩(wěn)定所需的時(shí)間。
功能測(cè)試：
- 目的： 全面驗(yàn)證芯片的邏輯功能是否完全符合設(shè)計(jì)規(guī)范和真值表。
- 關(guān)鍵方法：
  - 向量測(cè)試： 向芯片的輸入引腳施加一系列預(yù)定義的電平信號(hào)（測(cè)試向量），并捕獲輸出引腳的響應(yīng)，與預(yù)期結(jié)果（黃金向量）進(jìn)行比對(duì)。需要高覆蓋率的測(cè)試向量生成。
  - 掃描測(cè)試： 利用芯片內(nèi)部植入的可測(cè)性設(shè)計(jì)結(jié)構(gòu)（如掃描鏈），將內(nèi)部寄存器的狀態(tài)移入移出，實(shí)現(xiàn)對(duì)內(nèi)部組合邏輯和時(shí)序邏輯的高可控性和高可觀測(cè)性測(cè)試。
IDDQ /靜態(tài)電流測(cè)試：
- 目的： 檢測(cè)芯片在靜態(tài)（無開關(guān)動(dòng)作）且輸入穩(wěn)定時(shí)的靜態(tài)電源電流 (IDDQ)。異常高的IDDQ通常指示存在制造缺陷，如柵氧短路、橋接短路等物理缺陷。
- 特點(diǎn)： 是一種非常有效的缺陷篩查手段，對(duì)某些類型的物理缺陷非常敏感。

二、結(jié)構(gòu)測(cè)試 (基于可測(cè)性設(shè)計(jì) - DFT)

掃描測(cè)試：
- 目的： 檢測(cè)組合邏輯和時(shí)序邏輯單元中的固定型故障（Stuck-at Faults）、延遲故障等。
- 方法： 通過掃描鏈結(jié)構(gòu)，將測(cè)試向量串行移入內(nèi)部寄存器，施加功能時(shí)鐘捕獲邏輯響應(yīng)，再將結(jié)果串行移出比對(duì)。是數(shù)字電路測(cè)試覆蓋率的核心保障。
存儲(chǔ)器內(nèi)建自測(cè)試：
- 目的： 專門針對(duì)芯片內(nèi)嵌的SRAM、DRAM、ROM、Flash等存儲(chǔ)器模塊進(jìn)行測(cè)試。
- 關(guān)鍵項(xiàng)目： 檢測(cè)單元失效（開路/短路）、地址譯碼器故障、讀寫邏輯故障、行列間短路、相鄰單元干擾、數(shù)據(jù)保持能力等。
- 優(yōu)點(diǎn)： 通常由片內(nèi)BIST控制器自動(dòng)執(zhí)行，速度快，對(duì)外部測(cè)試設(shè)備要求較低。
邏輯內(nèi)建自測(cè)試：
- 目的： 利用偽隨機(jī)測(cè)試向量生成器在片內(nèi)生成測(cè)試向量，并利用片上響應(yīng)分析器壓縮輸出結(jié)果，與預(yù)期簽名比對(duì)，用于測(cè)試芯片的隨機(jī)邏輯部分。
- 優(yōu)點(diǎn)： 測(cè)試時(shí)間相對(duì)固定，不依賴外部傳輸大量測(cè)試向量。
邊界掃描測(cè)試：
- 目的： 基于JTAG標(biāo)準(zhǔn)，主要用于測(cè)試芯片輸入/輸出引腳的連接性、功能以及芯片間互連（在系統(tǒng)級(jí)測(cè)試中更常用，裸芯測(cè)試中也可用于驗(yàn)證IO緩沖器和邊界掃描邏輯本身）。
- 關(guān)鍵項(xiàng)目： 引腳開路/短路測(cè)試、IO緩沖器功能測(cè)試。

三、可靠性篩選與早期失效檢測(cè)

雖然一些嚴(yán)格意義上的壽命可靠性測(cè)試（如高溫工作壽命測(cè)試 HTOL）通常在封裝后進(jìn)行，但裸芯片階段可施加一些應(yīng)力進(jìn)行初步篩選：

老化測(cè)試： 在略高于正常工作的電壓 (VDD+) 和/或溫度 (Tj+) 條件下，對(duì)芯片施加短暫的功能或向量測(cè)試 (Burn-in)。目的是加速潛在早期失效（如柵氧缺陷）的暴露，剔除“嬰兒死亡率”高的芯片。
早期失效篩選： 結(jié)合老化或其他方法，剔除在初始測(cè)試通過但在施加短期應(yīng)力后即失效的芯片。

四、物理與缺陷檢測(cè) (無損或微損)

此類測(cè)試常與電測(cè)結(jié)合或在其前后進(jìn)行：

自動(dòng)光學(xué)檢測(cè)：
- 目的： 利用高分辨率相機(jī)檢查芯片表面是否有可見缺陷。
- 關(guān)鍵項(xiàng)目： 劃痕、崩邊、裂紋、沾污、異物、金屬層短路/開路、鈍化層損傷、焊盤氧化/污染、標(biāo)識(shí)不清等。
X射線檢測(cè)：
- 目的： 透視檢查芯片內(nèi)部結(jié)構(gòu)。
- 關(guān)鍵項(xiàng)目： 焊線球（如果有預(yù)植球）、引線框架連接（如果已綁定）、內(nèi)部金屬層連接、空洞、分層等非表面可見的內(nèi)部缺陷。
紅外熱成像：
- 目的： 在芯片工作時(shí)，通過紅外相機(jī)捕捉其表面溫度分布。
- 關(guān)鍵項(xiàng)目： 識(shí)別異常熱點(diǎn)（可能指示短路、過載或散熱設(shè)計(jì)問題）、溫度分布不均。

五、特殊性能測(cè)試 (針對(duì)特定類型芯片)

射頻芯片：
- 關(guān)鍵項(xiàng)目： 增益 (Gain)、噪聲系數(shù) (NF)、線性度 (IP3, P1dB)、輸入/輸出回波損耗 (S11, S22)、隔離度 (S12, S21)、相位噪聲、雜散發(fā)射等。通常在特定頻點(diǎn)下使用矢量網(wǎng)絡(luò)分析儀等設(shè)備進(jìn)行。
模擬/混合信號(hào)芯片：
- 關(guān)鍵項(xiàng)目：
  - 精度： 偏移 (Offset)、增益誤差 (Gain Error)、非線性度 (INL, DNL - 尤其對(duì)ADC/DAC)。
  - 動(dòng)態(tài)性能： 信噪比 (SNR)、總諧波失真 (THD)、無雜散動(dòng)態(tài)范圍 (SFDR)、建立時(shí)間 (Settling Time)。
  - 電源抑制比 (PSRR)、共模抑制比 (CMRR)。
功率半導(dǎo)體：
- 關(guān)鍵項(xiàng)目： 擊穿電壓 (BV)、導(dǎo)通電阻 (RDS(on))、開關(guān)時(shí)間 (Ton, Toff)、閾值電壓 (Vth)、柵極電荷 (Qg)、體二極管特性 (Vf, Trr)。

總結(jié)

裸芯片測(cè)試是一個(gè)多維度、多層次的質(zhì)量保障過程。其核心檢測(cè)項(xiàng)目圍繞電性能達(dá)標(biāo)(DC/AC參數(shù))、功能正確性(功能/掃描測(cè)試)、結(jié)構(gòu)完整性(DFT結(jié)構(gòu)測(cè)試) 和潛在缺陷篩查(IDDQ/老化) 展開，輔以必要的物理外觀與內(nèi)部無損檢查。對(duì)于特定類型的芯片（如RF、Analog、Power），還需進(jìn)行專項(xiàng)的特殊性能參數(shù)測(cè)試。綜合運(yùn)用這些測(cè)試項(xiàng)目，才能有效地識(shí)別出制造缺陷、設(shè)計(jì)缺陷和早期可靠性問題，確保只有合格的裸芯片流入封裝環(huán)節(jié)，為最終產(chǎn)品的性能和可靠性奠定堅(jiān)實(shí)基礎(chǔ)。測(cè)試策略的選擇（如測(cè)試項(xiàng)目的組合、測(cè)試向量的覆蓋度、測(cè)試條件的嚴(yán)苛度）需要根據(jù)芯片的復(fù)雜度、應(yīng)用場(chǎng)景、成本目標(biāo)以及良率要求進(jìn)行精心設(shè)計(jì)和優(yōu)化。